Новости

Dec 26, 2023

Intel подробно описывает технологию подачи питания PowerVia Backside Power Delivery

В понедельник компания Intel подробно рассказала о ключевой особенности узлов Intel 18A и 20A.

Раскрыта ключевая особенность узлов Intel 18A и 20A

В понедельник Intel подробно рассказала о своей реализации задней сети подачи питания (BS PDN), которая станет частью процессов производства Intel 18A и 20A (18/20 ангстрем, класс 1,8/2,0 нм). Кроме того, компания также раскрыла дополнительную информацию о преимуществах, которые эта технология обеспечивает для ее внутреннего узла Intel 4 + PowerVia, разработанного специально для лучшей BS PDN.

Производственные технологии Intel на токи 18 А и 20 А представят две ключевые инновации: полевые транзисторы с полным затвором RibbonFET (GAAFET) и заднюю сеть подачи питания PowerVia. Преимущества транзисторов GAA обсуждались ранее и выходят за рамки сегодняшнего анонса. Вместо этого мы сосредоточимся на передаче мощности сзади.

Задняя шина питания предназначена для разделения проводов питания и ввода-вывода, перемещая линии электропередачи к задней части пластины. Этот метод решает такие проблемы, как увеличение сопротивления на выходе линии (BEOL), что в конечном итоге улучшает производительность транзисторов и снижает их энергопотребление. Это также устраняет любые возможные помехи между проводами данных и питания и увеличивает плотность логических транзисторов. Со временем BD PDN станет стандартной функцией чипа, но на данный момент Intel считает это крупным прорывом в инновациях, сродни деформированному кремнию на 90 нм в 2003 году, Hafnium - металлический затвор на основе high-K (45 нм в 2007 г.) и FinFET (22 нм в 2012 г.).

Intel заявляет, что при внедрении в тестовый чип на внутреннем узле процесса его задняя PDN позволила увеличить тактовую частоту более чем на 6%, уменьшить падение ИК-напряжения на 30% и увеличить использование ячеек на больших площадях кристалла E-core. до более 90%. Несмотря на преимущества, реализация и создание системы обратной подачи электроэнергии является сложной задачей по нескольким причинам.

Построение внутренней PDN сильно отличается от традиционной внешней подачи электроэнергии. Производство даже самых передовых чипов в наши дни довольно простое. Изготовление каждой пластины начинается с самого сложного слоя транзистора M0 с шагом всего 30 нм (для узла Intel 4) с использованием самых сложных производственных инструментов, таких как EUV-сканеры. Затем производители микросхем создают менее сложные транзисторные слои поверх первого, постепенно увеличивая размеры, поскольку им необходимо соединить все слои и подать питание на все транзисторы. Реальные физические провода для ввода-вывода и питания выглядят гигантскими по сравнению с транзисторными слоями. и с каждым новым поколением их правильная маршрутизация становится все сложнее и дороже. Обработка пластины с помощью микросхем Intel PowerVia BS PDN включает в себя создание всех сложных логических слоев, а также сигнальных проводов, затем переворачивание пластины и построение сети подачи питания «на вершина логики. На бумаге такой «переворот» не выглядит чем-то большим. Однако он добавляет довольно много технологических этапов, включая удаление «лишнего» кремния из пластины для создания PDN поверх логических транзисторов, очистку CMP, метрологию, литографию и травление, и это лишь некоторые из них. Такой процесс цикл, возможно, не требует самых передовых инструментов в фабрике, но он все равно стоит денег. Действительно, слайд Intel показывает, что технология процесса Intel 4 использует 15 металлических слоев и уровень перераспределения (RDL), тогда как Intel 4 + PowerVia использует 14 передних слоев, четыре задних слоя и RDL, что увеличивает общее количество слоев. до 18 + РДЛ.

«Как и раньше, сначала изготавливаются транзисторы, а затем добавляются слои межсоединений», — сказал Бен Селл, вице-президент по развитию технологий Intel. «Теперь самое интересное: переверните пластину и отполируйте все, чтобы обнажить нижний слой, к которому будут подключены провода […] для питания. Мы называем это кремниевой технологией, но количество кремния, оставшегося на этих пластинах, на самом деле очень велико. крошечный». При выборе задней PDN следует учитывать несколько факторов. Во-первых, это коренным образом меняет производственный процесс, поэтому Intel пришлось найти способ обеспечить высокую производительность, несмотря на радикальные изменения. Во-вторых, Intel должна была обеспечить, чтобы задняя PDN была такой же надежной, как и текущая PDN, и работала так, как предполагалось. В-третьих, поскольку провода ввода-вывода и питания теперь расположены с обеих сторон транзисторов, в дальнейшем охлаждение чипов станет сложнее. В-четвертых, становится значительно сложнее отлаживать микросхемы, поскольку теперь Intel приходится удалять задние межсоединения питания для доступа к транзисторным слоям. Есть еще одна особенность процесса Intel PowerVia. Поскольку Intel удаляет излишки кремния с обратной стороны пластины, она считает, что она теряет жесткость, поэтому она прикрепляет несущую пластину к сигнальной стороне пластины, чтобы скрепить конструкцию. Эта несущая пластина со временем также становится тоньше, но ее добавление также является сложным (и, вероятно, необходимым) этапом процесса. Еще одна особенность задней панели PDN Intel PowerVia заключается в том, что она не использует скрытые шины питания с BS PDN, а вместо этого будет полагаться на наномасштабе через кремниевые переходные отверстия (TSV) для подачи питания прямо на слой транзистора. Очевидно, поэтому компания называет свою технологию PowerVia.