Новости

Dec 30, 2023

Intel — это все

Развертывание новых технологий для передовых компьютеров сопряжено с большим риском.

Развертывание новых технологий для передовых компьютерных чипов сопряжено с большим риском. Поэтому руководители Intel по понятным причинам проявили осторожность при реализации плана, согласно которому в следующем году одновременно будут представлены как новый транзистор — RibbonFET, так и новый способ его питания — PowerVia.

Чтобы снизить часть риска, связанного с этим рискованным мероприятием, компания создала и протестировала процессорные ядра, состоящие из транзисторов Intel текущего поколения в сочетании с PowerVia. Полученные ядра имели прирост частоты более чем на 6 процентов, а также более компактную конструкцию и снижение потерь мощности на 30 процентов. Не менее важно и то, что тесты доказали, что включение обратной мощности не делает чипы более дорогими, менее надежными и не усложняет проверку на наличие дефектов. Intel представит подробности этих испытаний в Токио на следующей неделе на симпозиуме IEEE по технологиям и схемам СБИС.

«Мы хотели убедиться, что можем снизить риски… понять все, что касается PowerVia, а затем сделать следующий шаг и интегрироваться с RibbonFET», — говорит Бен Селл, вице-президент Intel по развитию технологий.

PowerVia — это разработанная Intel версия технологии, называемой обратной подачей питания. Сегодня чипы конструируются с транзисторами на поверхности кремния, а все межсоединения, которые питают их и передают сигналы данных, построены над ними. Заднее питание убирает все межсоединения, подающие питание, под кремний. Это имеет два основных эффекта. Во-первых, это оставляет больше места для межсоединений данных над кремнием. Во-вторых, силовые межсоединения можно сделать крупнее и, следовательно, менее резистивными.

Подача питания с обратной стороны перемещает межсоединения питания сверху кремния вниз. Intel

Эта комбинация повышает производительность несколькими способами. Во-первых, благодаря более простому пути передачи энергии цепи ЦП испытывают меньшее падение напряжения; другими словами, наблюдается меньшее переходное падение напряжения, когда потребность в токе увеличивается, скажем, при включении большого блока логики. При меньшем падении транзисторы могут работать быстрее.

Во-вторых, ядра можно сделать более компактными, уменьшив длину межсоединений между логическими ячейками, что ускоряет процесс. Когда стандартные логические ячейки, составляющие ядро ​​процессора, располагаются на кристалле, перегрузка межсоединений не позволяет им идеально упаковываться вместе, оставляя между ячейками массу пустого пространства. Благодаря меньшей перегруженности межсоединений для передачи данных ячейки более плотно прилегают друг к другу, причем некоторые части заполняются до 95 процентов. Селл говорит, что это двузначное улучшение. Более того, отсутствие перегрузки позволило некоторым из самых маленьких межсоединений немного рассредоточиться, уменьшив паразитную емкость, снижающую производительность.

Выигрыш в 6 процентов от этих преимуществ составляет примерно половину того, что обычно достигается, когда производитель микросхем сокращает количество транзисторов от одного технологического узла к другому. PowerVia поставляет его без каких-либо изменений в транзисторах.

Создание чипов с поддержкой PowerVia требует нескольких дополнительных шагов и приводит к необычному результату: в чипе практически не остается кремния. Все начинается вполне нормально: транзисторы, которые в данном случае представляют собой FinFET, изготовленные по технологии Intel 4, как обычно, построены на поверхности кремния. Основное отличие состоит в том, что также сверлится группа глубоких узких отверстий, а затем заполняется металлом. Эти нано-TSV (для сквозных кремниевых переходов) будут важны позже. После этого над транзисторами формируются слои межсоединений, которые соединяют их вместе в логические ячейки и более крупные схемы. Пока все регулярно.

Затем процесс принимает оборот. Пустая кремниевая пластина, называемая несущей пластиной, прикрепляется к верхней части этих межсоединений, и все это переворачивается. Затем нижняя часть исходной пластины (теперь верхняя) полируется до тех пор, пока не обнажятся концы нано-TSV. На этом этапе создаются слои сравнительно массивных межсоединений для подключения к нано-TSV и формирования задней сети подачи энергии. Эти слои межсоединений заканчиваются контактными площадками, которые соединят чип с корпусом и остальной частью компьютера.